Ευχαριστούμε που στάλθηκε η αποσαφήνισή σας! Ένα μέλος της ομάδου μας θα επικοινωνήσει μαζί σας σύντομα.
Ευχαριστούμε για την εκδήλωση κράτησης! Ένας από τους συνεργάτες μας θα επικοινωνήσει μαζί σας σύντομα.
Εξέλιξη Κομματιού
Θεμελιώδεις Αρχές Αρχιτεκτονικής RISC-V και Επισκόπηση Οικοσυστήματος
Τοπίο ISA RISC-V και Υιοθέτηση από τη Βιομηχανία
- Φιλοσοφία Ανοιχτού ISA και το τοπίο τυποποίησης του RISC-V International
- Νοητικό Μοντέλο του RISC-V: Αρχιτεκτονική Φόρτωσης-Αποθήκευσης, Αρχείο Καταχωρητών, Διάταξη Byte
- Σύγκριση με ARM, x86 και POWER: Αντισταθμίσεις για ετερογενείς υπολογιστικές αρχιτεκτονικές
- Αξιολόγηση ωριμότητας οικοσυστήματος: SiFive, T-Head, Western Digital και η αναπτυσσόμενη κοινότητα πυριτίου ανοιχτού κώδικα
- Τυποποιημένες διεπαφές: RISC-V Privileged ISA, Machine Software Abstraction Layer (MSBL)
Μοντέλα Μνήμης και Συμμόρφωση ABI
- Προδιαγραφή Unprivileged Architecture: Χάρτης CSR, χειρισμός εξαιρέσεων και ιεραρχίες μνήμης
- Σύνολα εντολών RV32I / RV64I και συμμόρφωση ABI για φορητότητα δυαδικών αρχείων μεταξύ πλατφορμών
- Συμβάσεις διάταξης μνήμης και εντολές φραγμού για πολυεπεξεργαστικά συστήματα
Προγραμματισμός Assembly RISC-V και Εργαλειοθήκη Μεταγλωττιστή
Προγραμματισμός Εντολών Χαμηλού Επιπέδου
- Βασικές ακέραιες εντολές (I), επεκτάσεις Πολλαπλασιασμού/Διαίρεσης (M), Ατομικών λειτουργιών (A)
- Στρατηγικές προγραμματισμού με επίγνωση του εύρους δυαδικών ψηφίων για στόχους RISC-V 32-bit και 64-bit
- Συμβάσεις κλήσεων και διαχείριση πλαισίου στοίβας για ενσωματωμένα συστήματα και συστήματα λογισμικού πραγματικού χρόνου
Επάρκεια Εργαλειοθήκης Μεταγλωττιστή
- Εργαλειοθήκη μεταγλωττιστή βασισμένη σε LLVM: Clang, LLVM, Binutils για cross-compilation RISC-V
- Σενάρια συνδέτη, ενότητες και διαμόρφωση διάταξης μνήμης για περιβάλλοντα bare-metal και RTOS
- Ενδογενείς συναρτήσεις μεταγλωττιστή, επίπεδα βελτιστοποίησης και συντονισμός κώδικα βάσει κατατομής
- Ροές εργασίας ανάπτυξης εργαλειοθήκης ανοιχτού κώδικα: δημιουργία, δοκιμή και πακετάρισμα προσαρμοσμένων εργαλειοθηκών GCC/Clang
Ανάπτυξη Ενσωματωμένων Συστημάτων και Λειτουργικά Συστήματα Πραγματικού Χρόνου
Προγραμματισμός Bare-Metal και RTOS
- Προγραμματισμός συστημάτων Rust για RISC-V: αφαιρέσεις μηδενικού κόστους, μη ασφαλής διαχείριση μνήμης και ανάπτυξη bare-metal
- Περιβάλλοντα No-Std: προσαρμοσμένοι συνδέτες, ανάπτυξη προγραμμάτων οδήγησης συσκευών και I/O χαρτογραφημένο στη μνήμη
- Ανάπτυξη Zephyr RTOS και Buildroot BSP για στόχους RISC-V
- Διασύνδεση περιφερειακών: προγραμματισμός GPIO, I2C, SPI, UART και ελεγκτή DMA
Βελτιστοποίηση Ισχύος και Απόδοσης
- Πύλη ρολογιού, διαχείριση τομέα ισχύος και βελτιστοποίηση λειτουργίας χαμηλής ισχύος
- Ανάλυση απόδοσης με ακρίβεια κύκλου με χρήση κατατομών προσομοίωσης και μετρητών απόδοσης υλικού
- Συντονισμός λανθάνουσας κατάστασης διακοπής πραγματικού χρόνου για εφαρμογές κρίσιμης ασφάλειας
Ανάπτυξη Πυρήνα Linux και Φορτωτή Εκκίνησης για RISC-V
Οικοσύστημα Υλικολογισμικού Εκκίνησης και Φορτωτή Εκκίνησης
- OpenSBI (υλοποίηση προδιαγραφών SBI): ανάπτυξη υλικολογισμικού φορτωτή εκκίνησης
- UEFI/EDK II σε RISC-V: ανάπτυξη σύγχρονης στοίβας εκκίνησης υλικολογισμικού
- Μεταφορά Coreboot και U-Boot για υπολογιστές μονής πλακέτας RISC-V
Ενσωμάτωση Πυρήνα Linux
- Συνεισφορές στον κύριο πυρήνα RISC-V: επικαλύψεις δέντρου συσκευών, τοπολογία CPU και ανάπτυξη προγράμματος οδήγησης ελεγκτή διακοπών (AIA)
- Ανάπτυξη BSP κατασκευαστή και διαμόρφωση πυρήνα για προσαρμοσμένες πλατφόρμες SoC
- Υποστήριξη συστήματος αρχείων, στοίβα δικτύωσης και υποστήριξη κοντέινερ (Docker, Kubernetes) σε συστήματα κεντρικού υπολογιστή RISC-V
Σχεδιασμός SoC RISC-V και Πρωτοτυποποίηση FPGA
Αρχιτεκτονική και Ενσωμάτωση SoC Πολλαπλών Πυρήνων
- Μεθοδολογίες σχεδιασμού Δικτύου-σε-Τσιπ (NoC) για επεξεργαστές πολλαπλών πυρήνων RISC-V
- Συνοχή κρυφής μνήμης Axi4/CHI και πρωτόκολλα επικοινωνίας μεταξύ επεξεργαστών
- Ενσωμάτωση IP ανοιχτού κώδικα: OpenCores, ChIPS Framework και εξαρτήματα RTL κατασκευαστή
- Σχεδιασμός πλέγματος διαύλου και ενσωμάτωση ελεγκτή μνήμης (DDR, SRAM, eMMC, PCIe)
Πρωτοτυποποίηση Επεξεργαστή Βασισμένη σε FPGA
- Σύνθεση FPGA και υλοποίηση πυρήνα RISC-V (π.χ., BOOM, VexRiscv, PULP)
- Διαβεβαιώσεις SystemVerilog (SVA) και μεθοδολογία λειτουργικής επαλήθευσης βασισμένη σε UVM
- Εργαλεία τυπικής επαλήθευσης και δοκιμές βασισμένες σε ιδιότητες για επικύρωση πυρήνα RISC-V
Επεκτάσεις Διανυσμάτων RISC-V και Επιτάχυνση Συγκεκριμένου Τομέα
Εμβάθυνση στην Επέκταση RVV (Διάνυσμα RISC-V)
- Φόρτωση/αποθήκευση διανύσματος, διανυσματική συγχωνευμένη πράξη πολλαπλασιασμού-πρόσθεσης (VFMA) και επιτάχυνση υπολογισμού πινάκων
- Λειτουργίες διανυσμάτων μεταβλητού μήκους (VL, VLEN) για βελτιστοποιημένη εκτέλεση SIMD ανάλογα με τον φόρτο εργασίας
- Λειτουργίες μάσκας διανύσματος, έλεγχος τμημάτων και ευελιξία τύπου δεδομένων για φόρτους εργασίας DSP και ML
Προσαρμοσμένος Σχεδιασμός DSP και Εντολών Συγκεκριμένου Τομέα
- Σχεδιασμός επιταχυντών συγκεκριμένου τομέα μέσω προσαρμοσμένων επεκτάσεων και διεπαφών τελεστέων βασισμένων σε CBAR
- Τροποποιήσεις frontend μεταγλωττιστή για παραγωγή προσαρμοσμένων εντολών και εκπομπή κώδικα
- Στρατηγικές διαχωρισμού υλικού-λογισμικού για ενσωμάτωση επιταχυντή σε παραγωγικά SoC
Επιτάχυνση Τεχνητής Νοημοσύνης και Μηχανική Μάθηση Αιχμής σε RISC-V
Σχεδιασμός και Ενσωμάτωση NPU για Επεξεργαστές RISC-V
- Αρχιτεκτονική Μονάδας Νευρωνικής Επεξεργασίας: συστολικοί πίνακες, πυρήνες τανυστών και συμπίεση βαρών για επιτάχυνση Τεχνητής Νοημοσύνης επί του τσιπ
- Τεχνικές κβαντοποίησης μοντέλων (INT8, INT4, FP8) για ανάπτυξη σε άκρο σε RISC-V
- Συμβατότητα πλαισίων: TensorFlow Lite Micro, ONNX Runtime και PyTorch Edge σε στόχους RISC-V
Ετερογενής Υπολογισμός για Φόρτους Εργασίας Τεχνητής Νοημοσύνης
- Συν-σχεδιασμός κεντρικής CPU RISC-V με NPU επιταχυντή Τεχνητής Νοημοσύνης για σωληνώσεις συμπερασμού πραγματικού χρόνου
- Βελτιστοποίηση υποσυστήματος μνήμης: διαχείριση εύρους ζώνης HBM/DDR για βάρη μοντέλων ML και ενεργοποιήσεις
- Θερμικός προϋπολογισμός και προϋπολογισμός ισχύος για συστήματα συμπερασμού Τεχνητής Νοημοσύνης αιχμής
Ασφάλεια Υλικού και Εμπιστευτικός Υπολογισμός σε RISC-V
Προστασία Φυσικής Μνήμης και Αξιόπιστη Εκτέλεση
- Προστασία Φυσικής Μνήμης (PMP) και μηχανισμοί ασφαλείας περιηγητή πίνακα σελίδων
- Αρχιτεκτονικές Ασφαλούς Θυλάκωσης/TEE για RISC-V: ενσωμάτωση OP-TEE, περιβάλλοντα αξιόπιστης εκτέλεσης κλάσης SEV
- Ασφάλεια αλυσίδας εκκίνησης: ρίζα εμπιστοσύνης, ασφαλής εκκίνηση και πιστοποίηση μετρημένης εκκίνησης
Κρυπτογραφική Επιτάχυνση
- Κρυπτογραφικές επεκτάσεις RISC-V (Zk, Zkr, επεκτάσεις K): επιτάχυνση SHA, AES, RSA, RSA-PSS και ECC
- Ενσωμάτωση μετα-κβαντικής κρυπτογραφίας (PQC) για επεξεργαστές RISC-V επόμενης γενιάς
- Τεχνικές μετριασμού επιθέσεων πλευρικού καναλιού: προγραμματισμός σταθερού χρόνου, απόκρυψη και γεννήτριες τυχαίων αριθμών υλικού
Προηγμένη Προσαρμοσμένη Αρχιτεκτονική και Σχεδιασμός Επέκτασης ISA
Αρχιτεκτονική Συγκεκριμένου Τομέα και Προσαρμοσμένες Επεκτάσεις Εντολών
- Μεθοδολογία σχεδιασμού επέκτασης ISA: κωδικοποίηση, πίνακες κωδικοποίησης, ανάλυση αντίκτυπου ABI και διαδικασία υποβολής προδιαγραφών στο RISC-V International
- Προσαρμοσμένος σχεδιασμός αρχείου καταχωρητών με CBAR (Καταχωρητές Προσαρμοσμένης Διεύθυνσης Βάσης) για αποστολή τελεστέων
- Διοχέτευση εντολών, ανίχνευση κινδύνων και τροποποιήσεις διοχέτευσης για προσαρμοσμένες επεκτάσεις
Επαλήθευση και Έγκριση Τροποποιήσεων Προσαρμοσμένης Αρχιτεκτονικής
- Σχεδιασμός πάγκου δοκιμών για προσαρμοσμένες επεκτάσεις: κατευθυνόμενη έναντι περιορισμένης-τυχαίας παραγωγής ερεθισμάτων
- Πλαίσια δοκιμών παλινδρόμησης και επαλήθευση με γνώμονα την κάλυψη για αρχιτεκτονικές τροποποιήσεις
- Δοκιμές διαλειτουργικότητας: διασφάλιση ότι οι προσαρμοσμένες εντολές λειτουργούν εντός των καθιερωμένων περιορισμών ABI
Εφαρμογές RISC-V Κρίσιμης Ασφάλειας και Αυτοκινητοβιομηχανίας
Λειτουργική Ασφάλεια και Συμμόρφωση με Πρότυπα Αυτοκινητοβιομηχανίας
- Συμμόρφωση με τη λειτουργική ασφάλεια ISO 26262 για επεξεργαστές αυτοκινήτων RISC-V
- Ταξινόμηση ASIL-Q και ανάπτυξη εγχειριδίου ασφαλείας για IP πυριτίου RISC-V
- Αιτιοκρατικός χειρισμός διακοπών, ζεύγη πυρήνων lockstep και προστασία μνήμης για συστήματα RISC-V κρίσιμης ασφάλειας
Βιομηχανικές Εφαρμογές Πραγματικού Χρόνου και Υπολογισμού Αιχμής
- Συμμόρφωση με IEC 61508 SIL και αιτιοκρατικός χρονοπρογραμματισμός σε πλατφόρμες πολλαπλών πυρήνων RISC-V
- Ανάπτυξη βιομηχανικής πύλης IoT με RISC-V: συνδεσιμότητα, αναλύσεις αιχμής και συστήματα ενημέρωσης υλικολογισμικού OTA
Κορυφαίο Έργο: Ανάπτυξη Συστήματος RISC-V από Άκρο σε Άκρο
Έργο Πλήρους Κύκλου Ζωής
- Προδιαγραφή αρχιτεκτονικής: επεκτάσεις ISA και σχεδιασμός διαμόρφωσης πυρήνα για μια καθορισμένη περίπτωση χρήσης
- Υλοποίηση RTL σε SystemVerilog με πάγκους δοκιμών UVM και κάλυψη τυπικής επαλήθευσης
- Πρωτοτυποποίηση FPGA, ανάπτυξη υλικολογισμικού εκκίνησης και ενσωμάτωση στοίβας προγραμμάτων οδήγησης bare-metal
- Προσαρμογή Linux BSP και εργαλειοθήκης για τον προσαρμοσμένο πυρήνα RISC-V
- Ανάπτυξη φόρτου εργασίας Τεχνητής Νοημοσύνης: ενσωμάτωση NPU, κβαντοποίηση μοντέλου και συγκριτική αξιολόγηση απόδοσης
- Επικύρωση ασφάλειας: επιβολή PMP, ασφαλής εκκίνηση και συγκριτική αξιολόγηση κρυπτογραφικής επιτάχυνσης
- Τεκμηρίωση τεχνικής αρχιτεκτονικής, ανάλυση στρατηγικής IP και παρουσίαση σε διαλειτουργική ομάδα
Απαιτήσεις
Κανένα.
21 Ώρες
Σχόλια (2)
Οι εξηγήσεις και η αλληλεπίδραση του εκπαιδευτή ήταν πολύ καλές· και ακόμα κι αν δεν είχα μάλλον αρκετή εμπειρία, μάθηκα πολλά!
Pieter Bruynseels - Spot Buy Center BV
Κομμάτι - Design Patterns
Μηχανική Μετάφραση
Μου άρεσε τη πλατφόρμα που χρησιμοποιήσαμε. Ήταν πραγματικά όμορφη και εύκολη στη χρήση. Μου άρεσε το μέρος για το TypeScript, ιδίως αυτό που αναφέρεται στα namespaces και τα modules.
Robert - DB Global Technology
Κομμάτι - JavaScript - Advanced Programming
Μηχανική Μετάφραση
