Ευχαριστούμε που στάλθηκε η αποσαφήνισή σας! Ένα μέλος της ομάδου μας θα επικοινωνήσει μαζί σας σύντομα.
Ευχαριστούμε για την εκδήλωση κράτησης! Ένας από τους συνεργάτες μας θα επικοινωνήσει μαζί σας σύντομα.
Εξέλιξη Κομματιού
Θεμελιώδη Αρχιτεκτονικής RISC-V και Επισκόπηση Οικοσυστήματος
Τοπίο ISA RISC-V και Υιοθέτηση από τη Βιομηχανία
- Φιλοσοφία ανοιχτού ISA και το τοπίο τυποποίησης του RISC-V International
- Νοητικό μοντέλο του RISC-V: Αρχιτεκτονική Φόρτωσης-Αποθήκευσης, Αρχείο Καταχωρητών, Διάταξη Byte
- Σύγκριση με ARM, x86 και POWER: Συμβιβασμοί για ετερογενείς αρχιτεκτονικές υπολογιστών
- Αξιολόγηση ωριμότητας οικοσυστήματος: SiFive, T-Head, Western Digital και η αναπτυσσόμενη κοινότητα πυριτίου ανοιχτού κώδικα
- Τυποποιημένες διεπαφές: Προνομιακό ISA RISC-V, Στρώμα Αφαίρεσης Λογισμικού Μηχανής (MSBL)
Μοντέλα Μνήμης και Συμμόρφωση ABI
- Προδιαγραφή Μη Προνομιακής Αρχιτεκτονικής: χάρτης CSR, χειρισμός εξαιρέσεων και ιεραρχίες μνήμης
- Σετ εντολών RV32I / RV64I και συμμόρφωση ABI για φορητότητα δυαδικών μεταξύ πλατφορμών
- Συμβάσεις διάταξης μνήμης και εντολές φραγμού για πολυεπεξεργαστικά συστήματα
Προγραμματισμός Assembly RISC-V και Αλυσίδα Εργαλείων Μεταγλωττιστή
Προγραμματισμός Εντολών Χαμηλού Επιπέδου
- Βασικές ακέραιες εντολές (I), Επεκτάσεις πολλαπλασιασμού/διαίρεσης (M), Ατομικές λειτουργίες (A)
- Στρατηγικές προγραμματισμού με επίγνωση του μήκους λέξης για στόχους RISC-V 32-bit και 64-bit
- Συμβάσεις κλήσης και διαχείριση πλαισίου στοίβας για ενσωματωμένα και συστήματα λογισμικού πραγματικού χρόνου
Επάρκεια στην Αλυσίδα Εργαλείων Μεταγλωττιστή
- Αλυσίδα εργαλείων μεταγλωττιστή βασισμένη σε LLVM: Clang, LLVM, Binutils για cross-compilation RISC-V
- Σενάρια συνδέτη, ενότητες και διαμόρφωση διάταξης μνήμης για περιβάλλοντα bare-metal και RTOS
- Εσωτερικές συναρτήσεις μεταγλωττιστή, επίπεδα βελτιστοποίησης και ρύθμιση κώδικα βάσει προφίλ
- Ροές εργασίας ανάπτυξης εργαλειοθήκης ανοιχτού κώδικα: κατασκευή, δοκιμή και συσκευασία προσαρμοσμένων αλυσίδων εργαλείων GCC/Clang
Ανάπτυξη Ενσωματωμένων Συστημάτων και Λειτουργικών Συστημάτων Πραγματικού Χρόνου
Προγραμματισμός Bare-Metal και RTOS
- Προγραμματισμός συστημάτων Rust για RISC-V: αφαιρέσεις μηδενικού κόστους, μη ασφαλής διαχείριση μνήμης και ανάπτυξη bare-metal
- Περιβάλλοντα No-Std: προσαρμοσμένοι συνδέτες, ανάπτυξη προγραμμάτων οδήγησης συσκευών και είσοδος/έξοδος αντιστοιχισμένη στη μνήμη
- Ανάπτυξη Zephyr RTOS και Buildroot BSP για στόχους RISC-V
- Διεπαφή περιφερειακών: προγραμματισμός GPIO, I2C, SPI, UART και ελεγκτών DMA
Βελτιστοποίηση Ισχύος και Απόδοσης
- Gating ρολογιού, διαχείριση περιοχών ισχύος και βελτιστοποίηση λειτουργιών χαμηλής ισχύος
- Ανάλυση απόδοσης ακρίβειας κύκλου με προφίλ προσομοίωσης και μετρητές απόδοσης υλικού
- Ρύθμιση καθυστέρησης διακοπών πραγματικού χρόνου για εφαρμογές κρίσιμες ως προς την ασφάλεια
Ανάπτυξη Πυρήνα Linux και Εκκινητή για RISC-V
Οικοσύστημα Υλικολογισμικού Εκκίνησης και Εκκινητών
- OpenSBI (υλοποίηση προδιαγραφής SBI): ανάπτυξη υλικολογισμικού εκκινητή
- UEFI/EDK II σε RISC-V: ανάπτυξη σύγχρονης στοίβας εκκίνησης υλικολογισμικού
- Μεταφορά Coreboot και U-Boot για υπολογιστές μονής πλακέτας RISC-V
Ενσωμάτωση Πυρήνα Linux
- Συνεισφορές στον κύριο πυρήνα RISC-V: επικαλύψεις δέντρου συσκευών, τοπολογία CPU και ανάπτυξη οδηγών ελεγκτών διακοπών (AIA)
- Ανάπτυξη BSP προμηθευτή και διαμόρφωση πυρήνα για προσαρμοσμένες πλατφόρμες SoC
- Υποστήριξη συστήματος αρχείων, στοίβα δικτύωσης και υποστήριξη containerization (Docker, Kubernetes) σε συστήματα κεντρικού υπολογιστή RISC-V
Σχεδίαση SoC RISC-V και Πρωτοτυποποίηση σε FPGA
Αρχιτεκτονική Πολυπύρηνων SoC και Ενσωμάτωση
- Μεθοδολογίες σχεδίασης Δικτύου επί του Chip (NoC) για πολυπύρηνους επεξεργαστές RISC-V
- Συνοχή κρυφής μνήμης Axi4/CHI και πρωτόκολλα επικοινωνίας μεταξύ επεξεργαστών
- Ενσωμάτωση IP ανοιχτού κώδικα: OpenCores, ChIPS Framework και στοιχεία RTL προμηθευτών
- Σχεδίαση μήτρας διαύλων και ενσωμάτωση ελεγκτών μνήμης (DDR, SRAM, eMMC, PCIe)
Πρωτοτυποποίηση Επεξεργαστή σε FPGA
- Σύνθεση και υλοποίηση πυρήνα RISC-V σε FPGA (π.χ. BOOM, VexRiscv, PULP)
- Μεθοδολογία επαλήθευσης λειτουργικότητας βασισμένη σε SystemVerilog Assertions (SVA) και UVM
- Εργαλεία τυπικής επαλήθευσης και δοκιμές βασισμένες σε ιδιότητες για επικύρωση πυρήνων RISC-V
Επεκτάσεις Διανυσμάτων RISC-V και Επιτάχυνση Ειδικού Τομέα
Εμβάθυνση στην Επέκταση Διανυσμάτων RISC-V (RVV)
- Διανυσματική φόρτωση/αποθήκευση, διανυσματικός πολλαπλασιασμός-πρόσθεση (VFMA) και επιτάχυνση υπολογισμών πινάκων
- Λειτουργίες διανυσμάτων μεταβλητού μήκους (VL, VLEN) για εκτέλεση SIMD βελτιστοποιημένη για φόρτο εργασίας
- Λειτουργίες μάσκας διανυσμάτων, έλεγχος τμημάτων και ευελιξία τύπων δεδομένων για φόρτους εργασίας DSP και ML
Σχεδίαση Προσαρμοσμένων Εντολών DSP και Ειδικών Τομέων
- Σχεδίαση επιταχυντών ειδικού τομέα μέσω προσαρμοσμένων επεκτάσεων και διεπαφών τελεστέων βασισμένων σε CBAR
- Τροποποιήσεις μπροστινού τμήματος μεταγλωττιστή για παραγωγή προσαρμοσμένων εντολών και έκδοση κώδικα
- Στρατηγικές κατανομής υλικού-λογισμικού για ενσωμάτωση επιταχυντών σε παραγωγικά SoC
Επιτάχυνση AI και Μηχανική Μάθηση στην Άκρη σε RISC-V
Σχεδίαση και Ενσωμάτωση NPU για Επεξεργαστές RISC-V
- Αρχιτεκτονική Μονάδας Επεξεργασίας Νευρωνικών Δικτύων (NPU): συστολικοί πίνακες, πυρήνες τανυστών και συμπίεση βαρών για επιτάχυνση AI εντός του chip
- Τεχνικές κβαντισμού μοντέλων (INT8, INT4, FP8) για ανάπτυξη στην άκρη σε RISC-V
- Συμβατότητα πλαισίων: TensorFlow Lite Micro, ONNX Runtime και PyTorch Edge σε στόχους RISC-V
Ετερογενής Υπολογιστική για Φόρτους Εργασίας AI
- Συν-σχεδίαση CPU κεντρικού υπολογιστή RISC-V με NPU επιτάχυνσης AI για σωληνώσεις συμπερασμού πραγματικού χρόνου
- Βελτιστοποίηση υποσυστήματος μνήμης: διαχείριση εύρους ζώνης HBM/DDR για βάρη και ενεργοποιήσεις μοντέλων ML
- Θερμικός και ενεργειακός προϋπολογισμός για συστήματα συμπερασμού AI στην άκρη
Ασφάλεια Υλικού και Εμπιστευτική Υπολογιστική σε RISC-V
Προστασία Φυσικής Μνήμης και Έμπιστη Εκτέλεση
- Προστασία Φυσικής Μνήμης (PMP) και μηχανισμοί ασφαλείας περιπατητή πίνακα σελίδων
- Αρχιτεκτονικές Ασφαλών Θημάτων/ΤΕΕ για RISC-V: ενσωμάτωση OP-TEE, περιβάλλοντα έμπιστης εκτέλεσης κλάσης SEV
- Ασφάλεια αλυσίδας εκκίνησης: ρίζα εμπιστοσύνης, ασφαλής εκκίνηση και πιστοποίηση εκτόξευσης με μετρήσεις
Επιτάχυνση Κρυπτογραφίας
- Επεκτάσεις κρυπτογραφίας RISC-V (επεκτάσεις Zk, Zkr, K): επιτάχυνση SHA, AES, RSA, RSA-PSS και ECC
- Ενσωμάτωση μετα-κβαντικής κρυπτογραφίας (PQC) για επεξεργαστές RISC-V επόμενης γενιάς
- Τεχνικές άμβλυνσης επιθέσεων πλευρικού καναλιού: προγραμματισμός σταθερού χρόνου, αποκρύψεις και γεννήτριες τυχαίων αριθμών υλικού
Προηγμένη Σχεδίαση Προσαρμοσμένης Αρχιτεκτονικής και Επεκτάσεων ISA
Αρχιτεκτονική Ειδικού Τομέα και Προσαρμοσμένες Επεκτάσεις Εντολών
- Μεθοδολογία σχεδίασης επεκτάσεων ISA: κωδικοποίηση, πίνακες κωδικοποίησης, ανάλυση αντίκτυπου ABI και διαδικασία υποβολής προδιαγραφών στο RISC-V International
- Σχεδίαση προσαρμοσμένου αρχείου καταχωρητών με CBAR (Custom Base Address Registers) για αποστολή τελεστέων
- Σωλήνωση εντολών, ανίχνευση κινδύνων και τροποποιήσεις σωλήνωσης για προσαρμοσμένες επεκτάσεις
Επαλήθευση και Έγκριση Τροποποιήσεων Προσαρμοσμένης Αρχιτεκτονικής
- Σχεδίαση testbench για προσαρμοσμένες επεκτάσεις: κατευθυνόμενη έναντι περιορισμένης-τυχαίας παραγωγής ερεθισμάτων
- Πλαίσια δοκιμών παλινδρόμησης και επαλήθευση με γνώμονα την κάλυψη για τροποποιήσεις αρχιτεκτονικής
- Δοκιμές διαλειτουργικότητας: διασφάλιση ότι οι προσαρμοσμένες εντολές λειτουργούν εντός των καθιερωμένων περιορισμών ABI
Εφαρμογές RISC-V Κρίσιμες για την Ασφάλεια και για Αυτοκίνητα
Λειτουργική Ασφάλεια και Συμμόρφωση με Πρότυπα Αυτοκινητοβιομηχανίας
- Συμμόρφωση με το πρότυπο λειτουργικής ασφάλειας ISO 26262 για επεξεργαστές αυτοκινήτων RISC-V
- Ταξινόμηση ASIL-Q και ανάπτυξη εγχειριδίου ασφάλειας για IP πυριτίου RISC-V
- Ντετερμινιστικός χειρισμός διακοπών, ζεύγη πυρήνων lockstep και προστασία μνήμης για συστήματα RISC-V κρίσιμα για την ασφάλεια
Βιομηχανικές Εφαρμογές Πραγματικού Χρόνου και Υπολογιστικής στην Άκρη
- Συμμόρφωση με το IEC 61508 SIL και ντετερμινιστική χρονοδρομολόγηση σε πολυπύρηνες πλατφόρμες RISC-V
- Ανάπτυξη πύλης βιομηχανικού IoT με RISC-V: συνδεσιμότητα, αναλυτική στην άκρη και συστήματα ενημέρωσης υλικολογισμικού OTA
Τελικό Έργο: Ανάπτυξη Συστήματος RISC-V από Άκρο σε Άκρο
Έργο Πλήρους Κύκλου Ζωής
- Προδιαγραφή αρχιτεκτονικής: σχεδίαση επεκτάσεων ISA και διαμόρφωσης πυρήνα για καθορισμένη περίπτωση χρήσης
- Υλοποίηση RTL σε SystemVerilog με testbenches UVM και κάλυψη τυπικής επαλήθευσης
- Πρωτοτυποποίηση σε FPGA, ανάπτυξη υλικολογισμικού εκκίνησης και ενσωμάτωση στοίβας οδηγών για bare-metal
- Προσαρμογή Linux BSP και αλυσίδας εργαλείων για τον προσαρμοσμένο πυρήνα RISC-V
- Ανάπτυξη φόρτου εργασίας AI: ενσωμάτωση NPU, κβαντισμός μοντέλων και συγκριτική αξιολόγηση απόδοσης
- Επικύρωση ασφάλειας: επιβολή PMP, ασφαλής εκκίνηση και συγκριτική αξιολόγηση επιτάχυνσης κρυπτογραφίας
- Τεκμηρίωση τεχνικής αρχιτεκτονικής, ανάλυση στρατηγικής IP και παρουσίαση σε διαλειτουργική ομάδα
21 Ώρες
Σχόλια (2)
Οι εξηγήσεις και η αλληλεπίδραση του εκπαιδευτή ήταν πολύ καλές· και ακόμα κι αν δεν είχα μάλλον αρκετή εμπειρία, μάθηκα πολλά!
Pieter Bruynseels - Spot Buy Center BV
Κομμάτι - Design Patterns
Μηχανική Μετάφραση
Μου άρεσε τη πλατφόρμα που χρησιμοποιήσαμε. Ήταν πραγματικά όμορφη και εύκολη στη χρήση. Μου άρεσε το μέρος για το TypeScript, ιδίως αυτό που αναφέρεται στα namespaces και τα modules.
Robert - DB Global Technology
Κομμάτι - JavaScript - Advanced Programming
Μηχανική Μετάφραση
